


# AIP-ST2059 Time Synchronization over Internet Protocol



AIP-ST2059 は、SMPTE により標準化された ST 2059 規格に従って、タイミングおよびクロック信号を生成する FPGA IP コアです。タイミング信号は、オーディオシステムとビデオシステムへの SMPTE ST2059 (PTP) グランドマスターとして、時間同期に使用できます。

## アプリケーション例



## 製品概要

IP コアは、放送およびプロフェッショナル AV 機器に、ビデオおよびオーディオシステム用の同期タイミング信号の生成をサポートする機能を提供します。Adeas AIP-ST2059 コアは IEEE 1588 Precision Time Protocol (PTP) を使用して、タイムベースの同期および基準クロック信号を生成し、IP ベースのメディア機器の相互運用可能な使用を可能にします。

AIP-ST2059 は、下記をサポートしています。

- ST 2059-1: Alignment of Signals to Epoch
- ST 2059-2: Profile for IEEE1588 PTP

AXI4-Stream、AXI4-Lite、AXI4-MM インタフェースをベースにした AIP-ST2059 コアは、御社システム設計へ容易に統合できます。

RTL、SW ドライバ、および ST2059 デーモンが付属します。

## 機能

- 確実な同期を可能にするクロック
- "HH:MM:SS:FF"形式のタイムコード生成
- 複数のプログラマブル出力基準クロックおよび同期信号の生成
- SMPTE および VSF における試験にて、標準的な信号であることを実証済み
- 非 PTP 対応スイッチ、および PTP 対応のトランスペアレントおよびバウンダリクロックのサポート
- AIP-ST2059 コアはネットワーク速度に依存しないため、1G、10G、25G、および 100G イーサネットネットワークで使用できます。

## デモデザイン

- Based on Xilinx KC705 and KCU105 development kits
- Supports 1Gb or 10Gb Ethernet networks
- Generates SDI black frame output and DARS (AES3) output synchronised to the grandmaster

## ドキュメント

- プロダクトガイド
- アプリケーションノート

## ライセンス

- サイトライセンス
- マルチサイトライセンス
- ソースコード